

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. PRELIEVO DELL'ISTRUZIONE 3

2. AGGIORNAMENTO DEL PROGRAM COUNTER 5

3. LETTURA ANTICIPATA DI DUE REGISTRI DEL PROCESSORE 8

BIBLIOGRAFIA 10

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. Prelievo dell'istruzione


Il processo di esecuzione di una qualsiasi istruzione inizia sempre con il ***Prelievo* dell'istruzione (*Fetch*)**, cioè la lettura in Memoria della sequenza di 32 bit che rappresenta in *Linguaggio Macchina* l'istruzione.

Una sequenza di 32 bit costituisce una *parola* scritta in 4 *locazioni* successive di Memoria che memorizzano i 4 Byte in cui è idealmente suddivisa la *parola*.

Per accedere al contenuto di una *parola* è necessario fornire l'indirizzo della *locazione* che contiene il primo Byte.

Nell'approccio ***Big-Endian*** l'indirizzo del primo dei 4 Byte che costituiscono la *parola* memorizzata è relativo ai bit più significativi (meno significativi nell'approccio *Little-Endian*):

32 bit = **parola** = 4 Byte



L'indirizzo dell'istruzione da leggere in Memoria costituisce l'informazione fondamentale che controlla il flusso di esecuzione delle istruzioni del programma.


Quindi, all'interno della CPU vi è sempre un registro, denominato ***PROGRAM COUNTER***, che contiene l'**INDIRIZZO** del primo Byte della *parola* di Memoria in cui è scritta l'istruzione che deve essere prelevata per l'esecuzione.

Nell'implementazione a *ciclo singolo* all'inizio del *ciclo di clock* viene effettuato un accesso in Memoria utilizzando l'indirizzo contenuto nel *Program Counter*, e l'istruzione letta viene inviata alla CPU per svolgere le operazioni necessarie all'esecuzione, che vengono tutte completate nello stesso *ciclo di clock*.

PEGASO Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La parte del circuito della CPU coinvolta nelle operazioni relative alla fase di **PRELIEVO dell'istruzione** è riportata nella seguente figura:



I 32 bit della sequenza che rappresenta l'istruzione letta sono denotati con il simbolo **Istruzione[31-0]**,

Il campo *Codice Operativo* è indicato con **Istruzione[31-26]** essendo costituito dai 6 bit più significativi che vanno dalla posizione 31 alla posizione 26.

Il campo *Codice Operativo* viene inviato alla *Unità di Controllo* che in base ad esso produrrà i valori dei *segnali di controllo* necessari per l'esecuzione dell'istruzione.

Anche gli altri campi della sequenza che rappresenta l'istruzione in *Linguaggio Macchina* sono disponibili e vengono inviati alle parti del circuito della CPU che li utilizzano.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Aggiornamento del Program Counter

La lista delle istruzioni di un programma viene eseguita sequenzialmente, quindi dopo l'esecuzione di una istruzione viene prelevata dalla Memoria l'istruzione successiva.

L'ordine di esecuzione sequenziale può essere modificato dalle istruzioni di *salto*, sia condizionato che incondizionato.

Il prelievo dell'istruzione da eseguire avviene utilizzando l'indirizzo contenuto nel *Program Counter.*

Quindi, AGGIORNANDO opportunamente il contenuto del *Program Counter* si controlla l'ordine di esecuzione delle istruzioni del programma:

- se NON SI EFFETTUA UN SALTO, il *Program Counter* si aggiorna con l'indirizzo dell'istruzione successiva a quella prelevata,
- se SI EFFETTUA UN SALTO, il *Program Counter* si aggiorna con l'indirizzo di salto.

Poiché ogni istruzione è memorizzata in 4 Byte (una parola) e le istruzioni sono scritte in locazioni successive di Memoria, il calcolo dell'**INDIRIZZO dell'istruzione successiva** si effettua aggiungendo il valore 4 all'indirizzo dell'istruzione appena prelevata contenuto nel *Program Counter*:

INDIRIZZO istruzione successiva = Program Counter + 4

L'**INDIRIZZO di salto** è calcolato in base alla relativa Modalità di Indirizzamento da parti del circuito dedicate a questo scopo. L'implementazione della CPU considerata comprende l'istruzione MIPS di *salto condizionato su uguaglianza* BEQ.


Nella implementazione della CPU a ciclo singolo il calcolo di questi indirizzi viene effettuato nello stesso *ciclo di clock* in cui è avvenuto il prelievo dell'istruzione in esecuzione.

Il nuovo indirizzo viene inviato in *input* al *Program Counter*, e viene scritto sul *fronte attivo* del *ciclo di clock*, quando la parte combinatoria della CPU ha terminato i calcoli relativi all'istruzione prelevata ed ha prodotto i segnali stabili per la scrittura dei registri.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La parte del circuito della CPU coinvolta nelle operazioni connesse con l'**AGGIORNAMENTO del *Program Counter*** è riportata nella seguente figura:



Il calcolo dell'INDIRIZZO dell'istruzione successiva a quella in esecuzione è effettuato dal *Sommatore* riservato a questo scopo, che addiziona l'indirizzo dell'istruzione in esecuzione contenuto nel ***Program Counter*** e la **costante 4**. Il nuovo indirizzo ottenuto come *output* del *Sommatore* è inviato come ***dato input* sull'ingresso 0 del *multiplexer* 2 a 1**.

Il calcolo dell'INDIRIZZO di salto condizionato è effettuato da altri circuiti presenti nella CPU ed è inviato come *dato input* sull'ingresso 1 del *multiplexer* 2 a 1.

Il controllo della scelta del *multiplexer* è effettuato dall'*output* della **porta AND** che riceve in *input* il ***segnale di controllo Branch*** generato dall'*Unità di Controllo* in base al *Codice Operativo* contenuto nei 6 bit del campo Istruzione[5-0] e si hanno i seguenti casi:

- ***Branch* = 0** quando l'istruzione NON È un salto condizionato.

L'*output* dell'AND vale 0, e il *multiplexer* seleziona l'indirizzo dell'istruzione successiva calcolato dal *Sommatore*.

- ***Branch* = 1** quando l'istruzione È un salto condizionato.

Il valore *output* dell'AND dipende dal suo secondo *input* costituito dal segnale ***Zero*** che fornisce l'esito del controllo della condizione di salto ed è prodotto dall'ALU:

- **Zero=1** se la condizione è *vera*, quindi l'*output* dell'AND vale 1 e il *multiplexer* seleziona l'indirizzo di salto condizionato che proviene da altri circuiti presenti nella CPU.
- **Zero=0** se la condizione è *falsa*, quindi l'*output* dell'AND vale 0 e il *multiplexer* seleziona l'indirizzo dell'istruzione successiva calcolato dal *Sommatore*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La parte del circuito della CPU che calcola il valore inviato come *dato input* sull'ingresso 1 del *multiplexer* 2 a 1 verrà riportata nello schema relativo all'esecuzione dell'istruzione *beq*.

Nella seguente Tabella sono riportati gli effetti determinati dai valori del *segnale di controllo* di 1 bit coinvolto nell'**Aggiornamento del *Program Counter***.

Osserviamo che il valore 1 corrisponde ad una risposta affermativa per l'esecuzione dell'operazione rappresentata dal nome del segnale:

Segnale	*valore* 0	*valore* 1
Branch	Non si effettua il salto, in PC indirizzo della istruzione successiva	Viene effettuato il salto, in PC indirizzo del salto condizionato

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. Lettura anticipata di due Registri del processore

Il campo *Codice Operativo* dell'istruzione da eseguire reso disponibile dopo il prelievo dell'istruzione dalla Memoria viene inviato alla *Unità di Controllo* che in base ad esso produrrà i valori dei *segnali di controllo* necessari per l'esecuzione.


Nella implementazione a ciclo singolo della CPU, mentre nella *Unità di Controllo* avvengono le operazioni di elaborazione per la produzione dei valori dei *segnali di controllo*, contemporaneamente un'altra parte del circuito effettua la **lettura anticipata** di due *Registri del processore* utilizzando gli indirizzi di 5 bit contenuti nei campi dell'istruzione disponibile dopo il prelievo.

Questa operazione è una OTTIMIZZAZIONE per rendere più veloce l'esecuzione dell'istruzione.

Infatti, i contenuti dei registri letti saranno già disponibili come operandi dell'istruzione in esecuzione quando l'*Unità di Controllo* avrà terminato il calcolo dei valori dei *segnali di controllo* che ne determineranno l'utilizzazione.

Se l'istruzione in esecuzione non avrà bisogno di utilizzare come operandi valori contenuti nei Registri del processore, come ad esempio l'istruzione di salto incondizionato *jump*, la lettura dei registri sarà stata inutile, ma non avrà determinato spreco di tempo perché avvenuta contemporaneamente ad altre operazioni necessarie per l'esecuzione dell'istruzione.

La parte del circuito della CPU coinvolta nelle operazioni connesse con la **LETTURA ANTICIPATA dei Registri** del processore è riportata nella seguente figura:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Gli INDIRIZZI dei due registri degli operandi sono contenuti nei campi di 5 bit indicati con *Istruzione*[25-21] e *Istruzione*[20-16] che sono inviati ai terminali *input* denotati con **Registro di lettura 1** e **Registro di lettura 2.**

I CONTENUTI dei due registri letti rappresentati da sequenze di 32 bit sono disponibili in uscita sui terminali *output* denotati con **Dato letto 1** e **Dato letto 2**.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).